Задержку звука можно использовать для прямых трансляций радиостанций. Он задерживает аудиосигнал на период времени перед трансляцией, чтобы избежать оговорки ведущего или некоторых нездоровых комментариев от аудитории на горячей линии для аудитории от распространения через средства вещания, тем самым обеспечивая безопасную трансляцию программ в прямом эфире. Как оборудование вещательного уровня, устройства задержки звука предъявляют высокие требования к таким показателям производительности, как динамический диапазон, искажения, отношение сигнал / шум и частотная характеристика, поэтому обычно используется цифровая технология. Используя встроенный в компьютер жесткий диск полнодуплексной звуковой карты, мигание аудиосигнала может быть реализовано программно, но это неудобно в использовании и эксплуатации, надежность невысока, а производительность и цена относительно низкие. Цифровой аудиозадержитель вещательного уровня на основе высокоточного Σ-ΔADC и микросхемы DSP, предложенный в этой статье, обладает такими характеристиками, как индекс высокой производительности, простота эксплуатации и полные функции. Проектная схема коммерциализирована.
1 Структура системы
1.1 Конфигурация системы
Аппаратное обеспечение задержки представляет собой структуру «ведущий-ведомый», как показано на рисунке 1, которая в основном состоит из одинарного передатчика M 8HC05C8, микросхемы DSP MTS320C32 и аудиокодека CS4224. M68HC05C8 используется в качестве хоста всей системы для выполнения функции управления системой. В качестве ядра системы TMS320C32 выполняет функцию задержки аудиосигнала. CS4224 и схема преобразования аудиовхода и выхода работают вместе для завершения аналого-цифрового и цифро-аналогового преобразования аудиосигналов.
Задержку звука можно использовать для прямых трансляций радиостанций. Он задерживает аудиосигнал на период времени перед трансляцией, чтобы избежать оговорки ведущего или некоторых нездоровых комментариев от аудитории на горячей линии для аудитории от распространения через средства вещания, тем самым обеспечивая безопасную трансляцию программ в прямом эфире. Как оборудование вещательного уровня, устройства задержки звука предъявляют высокие требования к таким показателям производительности, как динамический диапазон, искажения, отношение сигнал / шум и частотная характеристика, поэтому обычно используется цифровая технология. Используя встроенный в компьютер жесткий диск полнодуплексной звуковой карты, мигание аудиосигнала может быть реализовано программно, но это неудобно в использовании и эксплуатации, надежность невысока, а производительность и цена относительно низкие. Цифровой аудиозадержитель вещательного уровня на основе высокоточного Σ-ΔADC и микросхемы DSP, предложенный в этой статье, обладает такими характеристиками, как индекс высокой производительности, простота эксплуатации и полные функции. Проектная схема коммерциализирована.
1 Структура системы
1.1 Конфигурация системы
Аппаратное обеспечение задержки представляет собой структуру «ведущий-ведомый», как показано на рисунке 1, которая в основном состоит из одинарного передатчика M 8HC05C8, микросхемы DSP MTS320C32 и аудиокодека CS4224. M68HC05C8 используется в качестве хоста всей системы для выполнения функции управления системой. В качестве ядра системы TMS320C32 выполняет функцию задержки аудиосигнала. CS4224 и схема преобразования аудиовхода и выхода работают вместе для завершения аналого-цифрового и цифро-аналогового преобразования аудиосигналов.
CS4224 - это высокопроизводительный 24-битный аудиокодек. Он использует технологию Σ-Δ для обеспечения полнодуплексного стереофонического цифро-аналогового и аналого-цифрового преобразования с динамическим диапазоном 105 дБ, гармоническим искажением и работой -97 дБ, а также необязательными частотами дискретизации 32 кГц, 44.1 кГц и 48 кГц. Микросхема принимает дифференциальный вход и выход, со встроенным фильтром сглаживания, фильтром сглаживания выходного сигнала и схемой цифрового фильтра сглаживания акцента, с аналоговым регулятором громкости, поддерживающим главный или подчиненный режим работы.
TMS320C32 - это недорогой, высокопроизводительный DSP-чип с плавающей запятой, очень подходящий для обработки голосовых цифровых сигналов. Он поддерживает 24-битную адресную шину и 32-битную шину данных и может адресовать память большой емкости, требуемую для устройства задержки. Он также имеет последовательный интерфейс для облегчения интерфейса CS4224 с последовательным вводом и выводом аудиоданных.
M68HC05C8 реализует интерфейс человек-машина, управляет отображением клавиатуры и интерфейсом дистанционного управления задержкой, а также управляет работой CS4224 и TMS320C32.
1.2 Интерфейс памяти
TMS320C32 имеет расширенный интерфейс внешней памяти, память программ может быть 16-битной и 32-битной, а память данных может быть 8/16/32-битной. TMS320C32 использует два набора строб-сигналов STRB1 и STRB0, которые имеют разные диапазоны адресации. Каждая группа строб-сигналов состоит из четырех выводов, которые используются для выбора микросхемы и дополнительных адресных линий. Характеристики выводов определяются регистром управления шиной, соответствующим каждой группе строб-сигналов. Установив определенные поля регистра управления шиной, вы можете указать тип данных и ширину внешней памяти.
Задержка использует два набора памяти разной ширины. SRAM хранит аудиоданные. Установите ширину памяти 32 бита и тип данных 32 бита. Поскольку аудиокодек CS4224 составляет 24 бита, он фактически использует 24 бита и состоит из трех 8-битных SRAM, каждая с выбранным чипом STRB0_B0 ~ 2. Микросхема 28F512 FLASH хранит программу обработки аудиосигнала пользователя, ширина памяти составляет 8 бит, и используется выбор микросхемы ATRB1_B0.
Интерфейс памяти в основном учитывает скорость памяти, чтобы определить, сколько состояний ожидания необходимо вставить. Поскольку тактовая частота TMS320C32 составляет 40 МГц, а скорость доступа к FLASH-памяти составляет 150 нс, а скорость доступа к SRAM составляет 70 нс, необходимо вставить состояние ожидания. TMS320C32 имеет внутренний программируемый программный генератор состояний ожидания, выбирает рабочий режим генератора состояний ожидания через область SWW регистра управления STRBx и записывает количество машинных циклов ожидания в домене WTCNT. Поскольку память программ и хранилище данных соответственно стробируются с помощью STRB1 и STRB0, необходимое количество машинных циклов может быть установлено в соответствии с их соответствующими скоростями доступа.
TMS320C32 имеет функцию программы передач. Когда оборудование сбрасывается, вывод MCBL / MP находится в высоком уровне, затем он работает в режиме микрокомпьютера, выполняет встроенную программу загрузки и загружает пользовательскую программу из флэш-памяти во внутреннее высокоскоростное ОЗУ для запуска. Режим загрузки может быть определен контактом INT0 ～ 3, адрес загрузки внешней памяти выбран в качестве области Boot3 в соответствии с режимом подключения памяти, и сигнал подтверждения не используется. Передняя часть FLASH-памяти - это заголовок программы, включая необходимую информацию для TMS320C32 при загрузке, такую как ширина внешней памяти, содержимое регистра управления шиной после загрузки, длина каждого блока данных, ширина целевой памяти и тип данных.
Наш другой продукт:
